网页资讯视频图片知道文库贴吧地图采购
进入贴吧全吧搜索
数字电路吧 关注：10,161贴子：15,372
  • 0回复贴，共1页

有个逻辑电路设计

只看楼主收藏回复

在clk信号下，输入有7个连续上升沿，输出就变为高，有7个连续低电平，输出就变为低，若高电平间隔达到6个周期，则清零重新计数
IP属地:江苏来自Android客户端1楼2016-02-29 09:47回复

    扫二维码下载贴吧客户端

    下载贴吧APP
    看高清直播、视频！
    • 0回复贴，共1页
    发表回复
    发贴请遵守贴吧协议及“七条底线”贴吧投诉
    内  容:
      查看全部
    发 表
    保存至快速回贴