在使劲啃完吧主为了让大家体验到直连CPU的m2口写的三篇文章之后,个人有几个问题,希望能够得到解答
1.DMI指的是CPU留给PCH的,基于PCIE的牙签,这个我读进去了。但是当我们说DMI 2.0/3.0的时候,这个DMI究竟是对应多少根PCIE lane?
2.PLX的作用是扩充PCIE,那他和帖子某一楼提到的“强行被拆成两个x8的PCIE插槽”区别在哪里?是不是强拆会导致两个都只能跑到x8速率,而PLX则像一个交换机,理论上保证到CPU的PCIE总和为自己拿到的带宽,并且允许挂在PLX下的PCIE设备通讯(比如交火)?
3.这个是真的有点糊涂了 QS技术动态调配PCIE lane是在PLX还是PCH上完成的?某些主板允许选择让M.2口跑在Gen3的x2/x4速率上,并且在x4的时候干掉几个SATA的设计,是不是就是因为动态情况下,QS会优先保证SATA的速度,而降低M.2的速度,所以才设计这么一个强制锁定M.2到x4分开关?
希望能得到解答,谢谢吧主
1.DMI指的是CPU留给PCH的,基于PCIE的牙签,这个我读进去了。但是当我们说DMI 2.0/3.0的时候,这个DMI究竟是对应多少根PCIE lane?
2.PLX的作用是扩充PCIE,那他和帖子某一楼提到的“强行被拆成两个x8的PCIE插槽”区别在哪里?是不是强拆会导致两个都只能跑到x8速率,而PLX则像一个交换机,理论上保证到CPU的PCIE总和为自己拿到的带宽,并且允许挂在PLX下的PCIE设备通讯(比如交火)?
3.这个是真的有点糊涂了 QS技术动态调配PCIE lane是在PLX还是PCH上完成的?某些主板允许选择让M.2口跑在Gen3的x2/x4速率上,并且在x4的时候干掉几个SATA的设计,是不是就是因为动态情况下,QS会优先保证SATA的速度,而降低M.2的速度,所以才设计这么一个强制锁定M.2到x4分开关?
希望能得到解答,谢谢吧主