2021下《数字电子技术》作业(五大题共16小题)
华南理工大学网络教育学院
一、逻辑代数基础(逻辑函数化简、变换)(1小题)
1、已知逻辑函数,给定约束条件为。要求:(1)按图1-1所示排列填出函数的卡诺图;(2)用卡诺图将F化为最简的“与或”表达式。
图1-1
二、器件(门电路、触发器、存储器、ADC/DAC)(8 小题)
1、写出如图 2-1 所示电路中门电路的类型,并写出输出端 Y1、Y2、Y 的表达式。
VCC
A
B
C
D
TTLRL
Y1 Y
TTL
Y2
图 2-1
解:
该图为集电极开路门(OC 门)
Y1=(AB)'
Y2=(CD)'
Y=Y1Y2 ==(AB)' •(CD)’
2、写出如图 2-2 所示电路中门电路的类型,并分别写出下图中当控制信号 EN=0 和 EN=1 时输出端 Y1、Y2、Y 的表达式或逻辑状态。
EN
A Y1 Y
B
C Y2
D
图 2-2
3、电路如图 2-3 所示,写出触发器输入端 D 的表达式、是 CLK 的上升沿或下降沿触发、触发时次态 Q*的表达式,并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。
A
CLK
1D Q
C1 Q'
图 2-3
4、电路如图 2-4 所示,写出触发器输入端 J、K 的表达式、是 CLK 的上升沿或下降沿触发、触发时输出次态 Q*的表达式,并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。
A 1J
C 1
1K
CLK
图 2-4
Q
Q'
5、存储器 2114 的逻辑符号如图 2-5 所示,问:(1)是 RAM 还是 ROM?(2)2114 的地址线、数据线分别为几根?(3)2114 的容量是多少?
2114
A9
A0D3
R/ W¢D0
CS¢
图 2-5
6、四片 RAM2114(1K´4)组成的 RAM 容量扩展电路如图 2-6 所示。问:(1)该扩展电路的存储容量为多少?(2)该电路采用何种容量扩展方式?并简要说明原因。
A11 2﹣4 Y3¢
Y2¢
A10 译码器 Y1¢
A9 Y0¢
A0
R/W¢
A9 A0R/W¢CS A9 A0 R/W¢CS A9 A0R/W¢CS A9 A0R/W¢CS
2114 (1) 2114 (2) 2114 (3) 2114 (4)
D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0
D3
D2
D1
D0
图 2-6
7、将数字信号转换为模拟信号需要采用什么类型的转换器?若该转换器由电阻网络和集成运放以反相求和运算的形式构成(4 位数字量),假设参考电压 VREF = -8V,那么当 4 位数字量输入 d3d2d1d0 分别为 0101 时输出模拟电压 vo 等于多少?
8、将模拟信号转换为数字信号需要采用什么类型的转换器?如果要把最大幅值为 5.1V 的模拟信号转换为数字信号,且要求模拟信号每变化 20mV 使得数字信号最低位(LSB)发生变化,则至少应选用多少位的转换器?并说明该转换器的分辨率是多少?
三、组合逻辑电路的设计(3 小题)
1、设计一个全加器,设输入为 A、B、C,输出为 S(和)、CO(进位)。
(1)列出真值表;
(2)写出输出 S 和 CO 的最小项之和表达式;
(3)利用卡诺图分别将 S 和 CO 化为最简与或表达式;
(4)分别将 S 和 CO 化为与非-与非表达式;
(5)从整体考虑,画出最简的全部用与非门构成的逻辑图。
A
B
C
A
B
C
S
Co
2、用 3 线-8 线 3 位二进制译码器 74HC138 以及最少的门电路画出电路图,要求输入信号 A 接至地址端 A2,输入信号 B 接至地址端 A1,输入信号 C 接至地址端 A0。74HC138 的逻辑符号和功能表分别如图 3-2、3-3 所示。
图 3-1图 3-2
74HC138
的功能表
输入 输出
S1 S¢2+S¢3 A2 A1 A0 Y¢0 Y¢1 Y¢2 Y¢3 Y¢4 Y¢5 Y¢6 Y¢7
0 × × × × 11111 1 1 1
× 1 × × × 11111 1 1 1
1 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1 1 1
1 0 1 0 0 1 1 1 1 0 1 1 1
1 0 1 0 1 1 1 1 1 1 0 1 1
1 0 1 1 0 1 1 1 1 1 1 0 1
1 0 1 1 1 1 1 1 1 1 1 1 0
图 3-3
3、试用 8 选 1 数据选择器 74LS152 设计一个函数发生电路,当选择输入端 S1、S0 为不同状态时
F 与 A、B 的关系如图 3-3 所示。要求:(1)写出函数 F(S1 , S0 , A, B) 的表达式;(2)若规定 S1 接 A2、S0 接 A1、A 接 A0,画出用 74LS152 实现该功能的电路图。74LS152 的功能表和逻辑图分别如图 3-4、3-5 所示。
74LS152
的功能表
输入 输出
S¢ A2 A1 A0 Y
1 × × × 0
0 0 0 D0
0 0 1 D1
0 …… ……
1 1 0 D
1 1 1 D6
7
图 3-3 图 3-4 图 3-5
四、时序逻辑电路分析与设计(3 小题)
1、逻辑电路如图 4-1 所示,各触发器的初始状态均为“0”。试分析:(1)该计数器是同步计数器还是异步计数器?(2)写出各触发器的驱动方程和状态方程;(3)画出完整的状态转换图;(4)说明是几进制计数器,能否自启动?
Q0 Q1
D0 D1 D2
> C0 > C1 > C2
Q¢0 Q¢1
CLK
计数脉冲
图 4-1
Q2
Q¢2
2、由同步十六进制计数器 74LS161 和门电路组成的计数器电路如图 4-2 所示。74LS161 的功能
表如图 4-3、图 4-4 所示。问:(1)本电路采用反馈置数法还是反馈清零法?并写出相应的控制
端表达式;(2)本电路构成多少进制的计数器?加法还是减法?(3)画出完整的状态转换图(含
全部无效状态),并说明能否自启动。
1 EP D0 D1 D2 D3 C
CLK ET 74LS161
CLK
Q1 Q2 Q3
计数 Q0
脉冲
LD¢
1
RD¢
图 4-2
图 4-3
3、试用同步十六进制计数器 74LS161 和尽量少的门电路设计一个 11 进制计数器。要求采用反
馈置数法,置数初值为 0000。74LS161 功能表如图 4-5,逻辑符号如图 4-6 所示。
(1)画出电路图,要求所有输入引脚不能悬空。
(2)根据你的设计,如果 CLK 时钟周期为 1ms,则 Q3、Q2 的周期分别为多少?
(3)根据你的设计,如果 Q3Q2Q1Q0 的初值是 1010,则次态是什么状态?如果初值是 1011,则
次态应该是什么状态?
(4)能否直接利用 Q3 作为进位输出?如果可以其属于上升沿还是下降沿触发进位?
EPD0 D1 D2D3 C ET 74LS161
CLK Q0 Q1 Q2 Q3
图 4-5图 4-6
LD'
R'D
五、脉冲波形产生与变换(由 555 定时器所构成)(1 小题)
1、由 555 定时器组成的电路分别如图 5-1、5-2、5-3 所示,555 定时器的功能表如图 5-4 所示。
问:(1)哪个电路构成单稳态触发器?试定性画出单稳态触发器的输入 vI 、输出 vO 的电压波
形图;并写出单稳态触发器的暂稳态持续时间 tW 的计算式;(2)哪个电路构成多谐振荡器?试
定性画出多谐振荡器电压 vI 和 vO 的波形图,并写出多谐振荡器输出 vO 的周期 T 和频率 f 的计算式;(3)哪个电路构成施密特触发器?其正向阈值电压、负向阈值电压、回差电压分别为多少?若输入 vI 的波形如图 5-5 所示,试定性画出对应的 vO 的波形图。
R1
R 2
v I
C
+VCC +V CC R +VCC
8 4 7 8 4 8 4
7 7
6 555 3 26 555 3 26 555 3
v O v O
2 v O v I
v I
1 5 1 5 1 5
C
F 0.01μF 0.01μ F
0.01μ
图 5-1图 5-2图 5-3
vI
VT+
VT-
Ot
图 5-4图 5-5
(1)图 1-8 为单稳态触发器
(华南理工大学网络随堂练习,平时作业,在线考试,实践报告,需要更多V:thisisccc123)
华南理工大学网络教育学院
一、逻辑代数基础(逻辑函数化简、变换)(1小题)
1、已知逻辑函数,给定约束条件为。要求:(1)按图1-1所示排列填出函数的卡诺图;(2)用卡诺图将F化为最简的“与或”表达式。
图1-1
二、器件(门电路、触发器、存储器、ADC/DAC)(8 小题)
1、写出如图 2-1 所示电路中门电路的类型,并写出输出端 Y1、Y2、Y 的表达式。
VCC
A
B
C
D
TTLRL
Y1 Y
TTL
Y2
图 2-1
解:
该图为集电极开路门(OC 门)
Y1=(AB)'
Y2=(CD)'
Y=Y1Y2 ==(AB)' •(CD)’
2、写出如图 2-2 所示电路中门电路的类型,并分别写出下图中当控制信号 EN=0 和 EN=1 时输出端 Y1、Y2、Y 的表达式或逻辑状态。
EN
A Y1 Y
B
C Y2
D
图 2-2
3、电路如图 2-3 所示,写出触发器输入端 D 的表达式、是 CLK 的上升沿或下降沿触发、触发时次态 Q*的表达式,并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。
A
CLK
1D Q
C1 Q'
图 2-3
4、电路如图 2-4 所示,写出触发器输入端 J、K 的表达式、是 CLK 的上升沿或下降沿触发、触发时输出次态 Q*的表达式,并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。
A 1J
C 1
1K
CLK
图 2-4
Q
Q'
5、存储器 2114 的逻辑符号如图 2-5 所示,问:(1)是 RAM 还是 ROM?(2)2114 的地址线、数据线分别为几根?(3)2114 的容量是多少?
2114
A9
A0D3
R/ W¢D0
CS¢
图 2-5
6、四片 RAM2114(1K´4)组成的 RAM 容量扩展电路如图 2-6 所示。问:(1)该扩展电路的存储容量为多少?(2)该电路采用何种容量扩展方式?并简要说明原因。
A11 2﹣4 Y3¢
Y2¢
A10 译码器 Y1¢
A9 Y0¢
A0
R/W¢
A9 A0R/W¢CS A9 A0 R/W¢CS A9 A0R/W¢CS A9 A0R/W¢CS
2114 (1) 2114 (2) 2114 (3) 2114 (4)
D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0
D3
D2
D1
D0
图 2-6
7、将数字信号转换为模拟信号需要采用什么类型的转换器?若该转换器由电阻网络和集成运放以反相求和运算的形式构成(4 位数字量),假设参考电压 VREF = -8V,那么当 4 位数字量输入 d3d2d1d0 分别为 0101 时输出模拟电压 vo 等于多少?
8、将模拟信号转换为数字信号需要采用什么类型的转换器?如果要把最大幅值为 5.1V 的模拟信号转换为数字信号,且要求模拟信号每变化 20mV 使得数字信号最低位(LSB)发生变化,则至少应选用多少位的转换器?并说明该转换器的分辨率是多少?
三、组合逻辑电路的设计(3 小题)
1、设计一个全加器,设输入为 A、B、C,输出为 S(和)、CO(进位)。
(1)列出真值表;
(2)写出输出 S 和 CO 的最小项之和表达式;
(3)利用卡诺图分别将 S 和 CO 化为最简与或表达式;
(4)分别将 S 和 CO 化为与非-与非表达式;
(5)从整体考虑,画出最简的全部用与非门构成的逻辑图。
A
B
C
A
B
C
S
Co
2、用 3 线-8 线 3 位二进制译码器 74HC138 以及最少的门电路画出电路图,要求输入信号 A 接至地址端 A2,输入信号 B 接至地址端 A1,输入信号 C 接至地址端 A0。74HC138 的逻辑符号和功能表分别如图 3-2、3-3 所示。
图 3-1图 3-2
74HC138
的功能表
输入 输出
S1 S¢2+S¢3 A2 A1 A0 Y¢0 Y¢1 Y¢2 Y¢3 Y¢4 Y¢5 Y¢6 Y¢7
0 × × × × 11111 1 1 1
× 1 × × × 11111 1 1 1
1 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1 1 1
1 0 1 0 0 1 1 1 1 0 1 1 1
1 0 1 0 1 1 1 1 1 1 0 1 1
1 0 1 1 0 1 1 1 1 1 1 0 1
1 0 1 1 1 1 1 1 1 1 1 1 0
图 3-3
3、试用 8 选 1 数据选择器 74LS152 设计一个函数发生电路,当选择输入端 S1、S0 为不同状态时
F 与 A、B 的关系如图 3-3 所示。要求:(1)写出函数 F(S1 , S0 , A, B) 的表达式;(2)若规定 S1 接 A2、S0 接 A1、A 接 A0,画出用 74LS152 实现该功能的电路图。74LS152 的功能表和逻辑图分别如图 3-4、3-5 所示。
74LS152
的功能表
输入 输出
S¢ A2 A1 A0 Y
1 × × × 0
0 0 0 D0
0 0 1 D1
0 …… ……
1 1 0 D
1 1 1 D6
7
图 3-3 图 3-4 图 3-5
四、时序逻辑电路分析与设计(3 小题)
1、逻辑电路如图 4-1 所示,各触发器的初始状态均为“0”。试分析:(1)该计数器是同步计数器还是异步计数器?(2)写出各触发器的驱动方程和状态方程;(3)画出完整的状态转换图;(4)说明是几进制计数器,能否自启动?
Q0 Q1
D0 D1 D2
> C0 > C1 > C2
Q¢0 Q¢1
CLK
计数脉冲
图 4-1
Q2
Q¢2
2、由同步十六进制计数器 74LS161 和门电路组成的计数器电路如图 4-2 所示。74LS161 的功能
表如图 4-3、图 4-4 所示。问:(1)本电路采用反馈置数法还是反馈清零法?并写出相应的控制
端表达式;(2)本电路构成多少进制的计数器?加法还是减法?(3)画出完整的状态转换图(含
全部无效状态),并说明能否自启动。
1 EP D0 D1 D2 D3 C
CLK ET 74LS161
CLK
Q1 Q2 Q3
计数 Q0
脉冲
LD¢
1
RD¢
图 4-2
图 4-3
3、试用同步十六进制计数器 74LS161 和尽量少的门电路设计一个 11 进制计数器。要求采用反
馈置数法,置数初值为 0000。74LS161 功能表如图 4-5,逻辑符号如图 4-6 所示。
(1)画出电路图,要求所有输入引脚不能悬空。
(2)根据你的设计,如果 CLK 时钟周期为 1ms,则 Q3、Q2 的周期分别为多少?
(3)根据你的设计,如果 Q3Q2Q1Q0 的初值是 1010,则次态是什么状态?如果初值是 1011,则
次态应该是什么状态?
(4)能否直接利用 Q3 作为进位输出?如果可以其属于上升沿还是下降沿触发进位?
EPD0 D1 D2D3 C ET 74LS161
CLK Q0 Q1 Q2 Q3
图 4-5图 4-6
LD'
R'D
五、脉冲波形产生与变换(由 555 定时器所构成)(1 小题)
1、由 555 定时器组成的电路分别如图 5-1、5-2、5-3 所示,555 定时器的功能表如图 5-4 所示。
问:(1)哪个电路构成单稳态触发器?试定性画出单稳态触发器的输入 vI 、输出 vO 的电压波
形图;并写出单稳态触发器的暂稳态持续时间 tW 的计算式;(2)哪个电路构成多谐振荡器?试
定性画出多谐振荡器电压 vI 和 vO 的波形图,并写出多谐振荡器输出 vO 的周期 T 和频率 f 的计算式;(3)哪个电路构成施密特触发器?其正向阈值电压、负向阈值电压、回差电压分别为多少?若输入 vI 的波形如图 5-5 所示,试定性画出对应的 vO 的波形图。
R1
R 2
v I
C
+VCC +V CC R +VCC
8 4 7 8 4 8 4
7 7
6 555 3 26 555 3 26 555 3
v O v O
2 v O v I
v I
1 5 1 5 1 5
C
F 0.01μF 0.01μ F
0.01μ
图 5-1图 5-2图 5-3
vI
VT+
VT-
Ot
图 5-4图 5-5
(1)图 1-8 为单稳态触发器
(华南理工大学网络随堂练习,平时作业,在线考试,实践报告,需要更多V:thisisccc123)